Has usado Wokwi o HDL para construir tu diseño digital, pero, ¿cómo pasamos de eso a un ASIC?
Usamos OpenLane, una herramienta de código abierto que puede convertir una lista de conexiones digitales en formato Verilog a los archivos GDS necesarios para la fabricación de un ASIC.
Para facilitar las cosas, instalamos y ejecutamos las herramientas en servidores de Github. Como los diseños son de código abierto, obtenemos poder de cómputo gratuito.
En este vídeo explico cómo funciona y echo un vistazo a OpenLane y los registros producidos.