Tiny Tapeout
Home
Chips de Tiny Tapeout
Tiny Tapeout 1
Guía de Diseño Digital
Comenzando con nuestra herramienta de diseño digital
Vacaciones
Compuertas lógicas
Desafío lógico - Flip Flop
Desafío Lógico - Detección de borde
Desafío Lógico - Sumador Completo
Desafío lógico - Candado
Diseño personalizable - Candado
Diseño personalizable - UART
Diseño personalizable - 7 segmentos
Pruebas automatizadas simples usando tablas de verdad
Generación de diseños Wokwi a partir de tablas de verdad
¿Cómo funcionan los semiconductores?
Introducción a SiliWiz
Dibuja una Resistencia
Parásitos
Divisor de Voltaje
Dibuja un Capacitor
Dibuja un transistor N MOSFET
Cómo hacer un inversor lógico
Dibuja un MOSFET tipo P
Dibuja un inversor CMOS
Creando ASICs
Trabajando con HDLs
¡Importante!
De FPGA a ASIC
Plantillas de HDL
Probando tu diseño
Recursos de HDL
Recursos pedagógicos
Especificaciones técnicas
Reloj
Pines GPIO
Pines análogos
Memoria
Distribución de pines
PCB (TT04+)
PCB (TT02-03)
Preguntas frecuentes
Gestión de Marca
Contacto
Prensa
Créditos
English
Español
Tiny Tapeout
>
Trabajando con HDLs
> Plantillas de HDL
Verilog
Plantillas de HDL
Verilog
https://github.com/TinyTapeout/tt07-verilog-template
Este repositorio muestra cómo:
especificar los archivos
para construir el ASIC
ejecutar un test automatico
cuando subas nuevo código al repositorio