Tiny Tapeout > Trabajando con HDLs > Plantillas de HDL

Plantillas de HDL

Verilog

https://github.com/TinyTapeout/tt10-verilog-template

Este repositorio muestra cómo:

especificar los archivos para construir el ASIC
ejecutar un test automatico cuando subas nuevo código al repositorio